DialogWeb™

1/9/1

9167307
Basic Patent (No,Kind,Date): JP 2058261 A2 900227

PATENT FAMILY:
JAPAN (JP)

Patent (No, Kind, Date): JP 2058261 A2 900227

· MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): NAKAJIMA NOBUYUKI

Priority (No, Kind, Date): JP 88209032 A 880823
 Applic (No, Kind, Date): JP 88209032 A 880823

IPC: * H01L-027/088

Derwent WPI Acc No: ; C 90-105237 JAPIO Reference No: ; 140225E000093 Language of Document: Japanese

Inpadoc/Fam.& Legal Stat (Dialog® File 345): (c) 2003 EPO. All rights reserved.

©1997-2003 The Dialog Corporation - Version 2.3

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-58261

Int. Cl. 5

1 1 3

識別配号

庁内整理番号

❸公開 平成2年(1990)2月27日

H 01 L 27/088

7735-5F H 01 L 27/08

102 C

審査請求 未請求 請求項の数 1 (全3頁)

劉発明の名称 MOS型半導体装置の製造方法

②特 頭 昭63-209032

20出 顧 昭63(1988)8月23日

⑫発 明 者 中 島

信 之

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

砲代 理 人 弁理士 上柳 雅誉 外1名

明 細 書

1. 発明の名称

MIOS型半導体装置の製造方法

2 特許請求の範囲

それぞれちがったスレッショルド電圧をもつ4 種類のトランジスタを形成するために、

(a) 第1トランジスタと第4トランジスタ部分をレジスト盤布し、第2トランジスタと第3トランジスタ部分にN型のイオン種のイオン打込みを行うことと、

(b) 第1トランジスタと第2トランジスタ部分をレジスト塗布し、第3トランジスタと第4トランジスタ部分に、P型のイオン種のイオン打込みを行うことによって各トランジスタのスレッショルト電圧を調節することを特徴とするMOS型牛導体装置の製造方法。

5.発明の詳細な説明

[産業上の利用分野]

本発明は、M 0 S型半導体装置の製造方法において、それぞれちがったスレッショルド電圧をもつ4 種類のトランジスタ(第 1 トランジスタ〜第 4 トランジスタ)を形成することに関するものである。

[従来の技術]

従来のMOS型半導体装置の製造方法を第2図に示す。MOS開造のトランジスタにおいるタをにおいるのとである。Aを使用し、イオンにのおき、イオンになったのは、各トランジストを始をがったのは、イオンにはなったのののののののでは、ないでは、なっていたのができないがある。のののののののでは、1ののののののでは、1ののののののでは、1ののののののでは、1ののののののでは、1のののののでは、1のののののでは、1ののののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1ののののののでは、1のののののでは、1のののののでは、1のののののでは、1のののののでは、1ののののでは、1ののののののでは、1のののののでは、1のののののでは、1ののののののののでは、1ののののでは、1ののののでは、1ののののののでは、1のののののでは、1ののののでは、1ののののでは、1のののでは、1のののでは、1ののでは

まず、第3トランジスタ形成のためにレジストの **歯布・焼きつけを行い、他のトランジスタ部分を** レジストでおおい、ポロン(B⁺)のイオン打込 を行い(23)、第3トランジスタのスレッショ ルド電圧を調節する。次に、第2トランジスタの 形成のために、他のトランジスタ部分をレジスト でおおい、ヒ素(AB艹)のイオン打込を行い(24)、第2トランジスタのスレッショルド電圧 を調節する。次に、ポリシリコンでゲート電極部 21を形成した後、スレッショルド電圧を特に高 く設定した第4トランジスタの形成のため、ポロ ン(B⁺)の高濃度イオン打込を行う。なお第1 トランジスタは、シリコン茲板そのものを使うた め、イオン打込は行わない。以後、ソース・ドレ ィン部の形成を経て、トランジスタ部分が完成す る。

[発明が解決しようとする課題]

しかし、上記の従来の製造方法では、第1~第 4のトランジスタのスレッショルド電圧調節のた

(4) 第 1 と第 2 トランジスタ部分をレジスト 歯布し、第 3 と第 4 トランジスタ部分に、 P 型イ オン種のイオン打込(B ⁺) を行うことによって 、スレッショルド電圧の調節を行うことを特徴と

[突施例]

本発明の半導体装置の製造方法を第1図に示す。まず、1000で、Wetons 雰囲気で、・リッを部分的に酸化し、素子分離領域110条をVレ打の機関域110条をVレ打のをでは、ないのではないので、ないののストランをも類ののストランを発展のストランののないで、ののストランを発展のストランを発展したがある。にはスタールで、ののストランののストランののストランののストランののないで、なり、第1トランジスタールをできます。第1トランジスタールをできます。第1トランジスタールをできます。第1トランジスタールを使いるといいます。第1トランジスタールを使いるといいます。第1トランジスタールを使いるといいます。

[課題を解決するための手段]

本発明のMOS型半導体装置の製造方法は、NMOS構造の半導体装置においてスレッショルド電圧のちがう4種類のトランジスタを形成するために、

(a) 第 1 と 第 4 トランジスタ部分をレジスト 塗布し、第 2 と 第 3 トランジスタ部分に、 N 型の イオン簡のイオン打込を行うことにより、 スレッ ショ 4 ド電圧の調整を行うことと、

ランジスタと第 4 トランジスタの領域にレジスト 1 2 を強布し、第 2 トランジスタと第 5 トランジスタのみにヒ 繁イオン(A s ⁺) 1 4 を打込む。 打込エネルギー,ドーズ量は 1 0 0 Re V, 5 0 B 1 2 cm ⁻²である。(第 2 図(a))

次に、第1トランジスタと第2トランジスタの領域にレジスト12を盤布し、第3トランジスタと第4トランジスタにポロンイオン(B⁺)15を打込む。打込エネルギー、ドーズ量は、120 KeV 70 B13 である。(第2図(b))

従来の方法と比較すれば、第1トランジスタと第2,第4トランジスタについては、ヒ紫イオン
(A B +) 打込み14とポロンイオン(B +) 打
込み15でスショルド電圧をあわせることになる。スレッショルド電圧調整後、ポリシコンをリコンをでイロのが、電極部のポリシリコンを900 Dry 0 x の 数 田気で酸化し、200 Å の酸化膜1 9 を形成し、

次にリン(P ⁺)のイオン打込でソース,ドレイン S 1 6 を形成し、トランジスタが形成される。

[発明の効果]

以上述べた本発明によれば、フォト工程・イオン打込工程を従来の方法に比べて被らすことができ、アロセスを短縮できるため、スルーブットの向上につながる。また、マスク作成に関して、作成時のミスの減少にもつながる。

4. 図面の簡単な説明

第1図(a)~(c)は、本発明のMOS型半 導体装置の製造方法を示す工程断面図。

第2図(Ca)~(d)は、従来のMOS型半導体装置の製造方法を示す工程断面図。

11,21……10005酸化膜

1 2 , 2 2 … … レジスト

2 5 ……イオン打込(B⁺)

1 4 , 2 4 ······· イオン打込(A s ⁺)

15,25……高濃度イオン打込(B⁺)

1.6,26……ソース・ドレイン部


17,27 ポリシリコンゲート

18,28……二酸化ゲイ素膜


19,29……ポリ上ライト酸化膜

以上


出願人 セイコーエブソン株式会社 代理人 弁理士 上柳雅普(他1名)











第2图



1/19/1 DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv. 03082761 **Image available**

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

Pub. No.: 02-058261 [JP 2058261 A] **Published:** February 27, 1990 (19900227) **Inventor:** NAKAJIMA NOBUYUKI

Applicant: SEIKO EPSON CORP [000236] (A Japanese Company or Corporation), JP (Japan)

Application No.: 63-209032 [JP 88209032]

Filed: August 23, 1988 (19880823) International Class: [5] H01L-027/088

JAPIO Class: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO Keyword: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS) Journal: Section: E, Section No. 927, Vol. 14, No. 225, Pg. 93, May 14, 1990 (19900514)

ABSTRACT

PURPOSE: To reduce the number of photo processes, prevent the decrease of throughput, and reduce the failure of mask formation by a method wherein threshold voltages are adjusted, by implanting N-type ion species in a second and a third transistor parts, and implanting P-type ion species in the third and a fourth transistor parts.

CONSTITUTION: In the case where four kinds of transistor having mutually different threshold voltages are formed, resist 12 is spread on a first transistor part and a fourth transistor part, and N-type ion species 14 are implanted in a second transistor part and a third transistor part. Next, resist 12 is spread on the first transistor part and the second transistor part, and P-type ion species 15 are implanted in the third transistor part and the fourth transistor part. Thereby, the threshold voltage of each transistor is adjusted. After that, a gate electrode part 17 is formed by depositing, e.g., polysilicon, and an oxide film 19 of 200 angstroms thick is formed by oxidation at 900 deg.C in an O (sub 2) atmosphere. Finally, a source drain part 16 is formed by ion implantation of phosphorus, and a transistor is completed.

